由台灣RISC-V聯盟主辦、邁入第八年的「2026 RISC-V Taipei Day」，今年以「Where AI Meets Open Inference」為主題，延續積極推動技術交流與產業合作的定位，邀集來自RISC-V International、晶心科技(Andes)、DeepComputing、Red Hat、Semidynamics、賽昉科技(StarFive)的業界精英，以及來自台灣本地頂尖大學的學研團隊代表，從技術標準、台灣產業機會、SoC商用部署、RVA23筆電平台、AI工作負載擴展、資料中BMC晶片、Physical AI等不同面向，呈現RISC-V生態最新進展與充沛的創新活力。
RISC-V扮演AI系統要角 台灣供應鏈不可或缺
台灣RISC-V聯盟主席、晶心科技董事長暨執行長林志明在開場演講中表示，RISC-V已經進入量產與部署階段，包括全球主要雲端服務業者(CSP)、晶片與AI公司，都在不同產品中採用RISC-V架構，或直接設計、購買、整合內建RISC-V核心的晶片。他以NVIDIA為例，指出該公司每年出貨超過10億顆內建RISC-V核心的晶片，涵蓋GPU、網路、AI等應用，這意味著RISC-V已經大量存在於高性能運算系統中。
林志明進一步指出，來自AI工作負載的運算需求持續快速成長，以往過度聚焦GPU的市場逐漸重新意識到CPU在AI系統中的關鍵性。特別是隨著AI推論任務從資料中心擴散到各種邊緣裝置，CPU不只是輔助GPU的角色，也可能在資料調度、任務管理與異質運算整合扮演主角。「過去CPU與GPU在系統中的配置比例可能約為1:8，未來可能逐步走1:1；」他指出，隨著AI代理與強化學習等工作負載快速增加，在資料中心長期被低估的CPU正在被重新檢視，甚至可能成為推動下一波AI成長的關鍵。
而在x86、Arm之外，RISC-V作為全球三大CPU架構之一，可望因開放、可擴充、可客製化等特性，成為更重視軟硬體協同設計，以及需要針對特定工作負載最佳化的AI系統晶片(SoC)之理想技術選項。林志明進一步引用市場預測資料指出，RISC-V SoC滲透率在2030年前有機會達到22%，於AI加速器領域甚至可能超過50%。
RISC-V市場滲透率穩定成長。(圖片來源：Andes)
此外林志明也指出，隨著異質運算與記憶體內運算架構的興起，RISC-V在AI推論系統中的角色重要性更加顯著。他解釋，未來AI晶片可將CPU、GPU、TPU、DPU、VPU、MPU甚至LPU等不同運算單元整合於單一晶片、小晶片(Chiplet)或系統及封裝(SiP)，並以RISC-V作為其中的基礎核心或控制核心，支援客製化ISA擴充、任務調度與功耗最佳化。
在記憶體內運算或近記憶體運算架構中，RISC-V則能在處理元件內部負責運算協調、向量處理與系統控制。林志明舉例指出，美國AI晶片新創d-Matrix採用晶心的Andes AX46MPV支援獨家的3D記憶體內運算架構(3DIMC)；歐洲AI晶片新秀Axelera的神經處理器(APU)晶片Metis與下一代Europa，也分別以Andes AX25、AX65作為處理元件(PE)與系統控制核心，顯示RISC-V正成為AI推論晶片中連結運算、記憶體與軟體控制的重要架構基礎。
對台灣而言，林志明則提出「RISC-V + AI + Taiwan」的機會，指出台灣位於全球半導體、晶片、IT/ICT、系統設計與製造供應鏈中心，若能結合RISC-V開放標準與AI推論需求，將有機會在下一波開放AI推論生態系中扮演更關鍵角色。
從開放標準到商用SoC：RISC-V走向AI與多元應用部署
由於RISC-V採開放ISA架構，外界有時會將其簡化理解為「免費」或「開源硬體」。對此，RISC-V International董事會主席、Qualcomm Technologies技術標準副總裁Lu Dai從標準制定者的角度指出，RISC-V更精確的定位，是一套公開可取得、由產業共同協作制定的開放標準；它提供的是共同ISA規格與產業協作基礎，而非要求所有晶片設計都必須公開。換言之，RISC-V的開放性不只是降低授權門檻，更重要的是讓晶片設計者能在標準化軟體相容性與差異化硬體創新之間取得平衡。
他進一步解釋，「open」指的是存取方式，「source」則指產品設計內容；因此即使取得RTL原始碼，也不代表能直接轉化為具備競爭力的晶片產品，後端設計、製程、代工與製造能力仍會影響最終效能。
Lu Dai指出，RISC-V的應用可從IoT一路延伸到資料中心，並特別適合AI、安全與客製化ASIC。目前RISC-V有產業組織RISC-V International (RVI)與軟體生態系RISE (RISC-V Software Ecosystem)分頭推進技術成熟度，其中RVI主要負責ISA規格、應用導向擴充、資料中心、車用、太空、安全技術與認證機制等標準化工作，RISE則聚焦Linux核心、虛擬化、編譯器、工具鏈、執行環境、Linux發行版與Yocto等軟體基礎建設，以作為支持RISC-V走向主流市場的堅實後盾。
晶心科技總經理暨技術長蘇泓萌則從實際客戶案例分享RISC-V商用部署現況。他指出，客戶已將RISC-V用於端點、邊緣、雲端與車用等多種場景，涵蓋行動裝置中的Wi-Fi、藍牙、觸控控制器、儲存控制器、穿戴裝置，也包括MCU、MPU、AIoT、5G網路、車身控制、動力系統、ADAS與自動駕駛等任務關鍵應用。這顯示RISC-V已不只是開放架構社群中的技術選項，而是實際進入多元SoC設計與產品部署。
在儲存應用中，AI模型與資料需求推升資料中心NAND快閃記憶體市場比例，也進一步帶動SSD控制器架構複雜度提升；蘇泓萌指出，從PCIe Gen4到Gen5系統，內部使用的Andes核心數量從33顆增加到超過50顆，並透過Andes Custom Extension (ACE)直接控制硬體加速器，使軟體能更有效率地管理I/O命令、資料緩衝、L2P表、RAID編碼與Flash任務派送等流程，這說明RISC-V可透過客製化擴充支援資料流控制與硬體加速協同。
在AI領域，蘇泓萌指出無論是雲端AI加速器或邊緣AI SoC，即使NPU或TPU提供主要TOPS，若控制處理器無法有效調度，昂貴的加速硬體仍可能因閒置週期而浪費效能。因此，RISC-V在AI晶片中並不只是作為「小核心」或周邊控制器，而是可用於任務排程、向量或純量處理、資料搬移協調，以及客製化硬體引擎控制的可程式化架構。他並以Axelera Europa與聯詠科技(Novatek) NT98800等客戶晶片產品案例說明，RISC-V已進入記憶體內運算、智慧視覺、生成式AI、多通道影像分析、無人機、機器人與工業自動化等邊緣AI推論場景。
RISC-V核心在不同AI晶片架構中都扮演關鍵角色。(圖片來源：Andes)
從軟體上游化到AI基礎設施：RISC-V走向主流部署
在RISC-V逐步進入AI與高階運算市場後，接下來的挑戰不只在於是否能提供具競爭力的處理器核心，而是包含軟硬體在內的整體生態系能否為商用部署提供有力的支持。如來自香港的RISC-V運算平台業者DeepComputing創辦人Yuning Liang，與合作夥伴Red Hat的技術策略專家Brian ‘redbeard’ Harrington，他同時也是RISE技術指導委員會共同主席，則聚焦RISC-V走向主流部署前必須補上的軟體工程問題，尤其是在晶片量產前提早導入Linux主線支援(pre-silicon upstreaming)。
DeepComputing與RedHat建議，RISC-V平台應在晶片量產前即啟動upstreaming，提前處理RVA23、RVV、AI叢集與非對稱架構等軟體支援挑戰。(圖片來源：DeepComputing)
DeepComputing的RISC-V產品已從DC-ROMA筆電、平板與Framework RISC-V主機板，逐步朝16核心、支援RVA23並具備本地AI運算能力的平台設計推進。DeepComputing創辦人Yuning Liang指出，隨著AI資料中心與AI加速器開始強調「零日部署」，RISC-V IP與SoC業者必須讓軟體在晶片推出時同步就緒，因此應在FPGA、pre-silicon或早期硬體驗證階段就啟動upstreaming，避免晶片上市後仍被鎖在舊版核心與舊工具鏈中。
Brian Harrington則從企業級Linux發行版角度補充指出，RISC-V的開放規格讓軟體團隊更容易理解處理器與平台設計，有利於更早展開軟體支援；不過，若晶片與平台開發業者長期依賴自行維護的Linux核心分支，後續每次Linux核心更新都可能造成重複移植與維護負擔。因此，RISC-V生態系必須更早推動共同功能、可重用IP與基礎驅動程式的upstreaming，才能降低長期維護成本、縮短上市時程，並避免軟體碎片化；目前相關成員也正透過完善各方面的資源，持續補強RISC-V軟體基礎建設。
RISC-V商用部署深化：AI基礎設施成為新戰場
在軟體upstreaming之外，RISC-V走向主流部署的另一條路徑，則是從處理器IP進一步延伸到AI基礎設施與資料中心級SoC。成立於2016年、來自西班牙的Semidynamics，就是從RISC-V IP授權業者逐步轉向AI晶片與系統供應商的例子；該公司硬體部門副總裁Miquel Izquierdo表示，隨著AI推論工作負載快速演變，單純提供核心IP已不足以解決客戶在記憶體存取、軟體堆疊、封裝與系統部署上的整體瓶頸，因此Semidynamics繼2025年投入AI推論晶片設計，2026年將進一步擴大角色，提供板卡與機櫃等系統級方案。
Izquierdo指出，隨著AI模型規模成長速度遠高於單一加速器可提供的記憶體容量，資料必須在不同記憶體層級之間搬移，導致延遲增加，也讓高TOPS運算單元可能因等待資料而閒置，記憶體瓶頸並不只發生在核心內部，而是一路延伸到HBM、DDR、CXL甚至SSD等系統層級，要突破記憶體牆瓶頸，就必須以完整AI基礎設施視角來提高加速器利用率。
Semidynamics是以「all-in-one」架構整合亂序執行RISC-V核心、向量單元與張量單元，降低分散式IP、不同ISA與DMA編程所帶來的複雜度。(圖片來源：Semidynamics)
而RISC-V對Semidynamics而言，是該公司從AI加速IP走向晶片、板卡與資料中心推論系統的核心架構平台。Izquierdo指出，AI模型與演算法變化極快，若採用封閉性架構的NPU、ISA與單一供應商編譯器，客戶往往必須等待下一代晶片才能支援新的模型；相較之下，Semidynamics採用RISC-V架構的Cervell AI NPU，支援向量與張量擴充，並可搭配開放ML工具鏈與AI框架，使新模型能在不重新設計晶片的情況下導入。
他補充指出，Semidynamics採用「all-in-one」架構整合亂序執行RISC-V核心、向量單元與張量單元，以降低分散式IP、不同ISA與DMA編程所帶來的複雜度，透過單一軟體堆疊、一致的指令流程與高度整合的硬體架構，期望在降低延遲與改善PPA的同時，讓AI系統具備更好的可擴充性與未來模型適應能力。
來自上海的IC設計業者賽昉科技(StarFive)則從資料中心與高階SoC商用化切入，展現該公司的RISC-V架構CPU IP、NoC與管理晶片產品布局。賽昉副總裁周杰表示，賽昉的應用橫跨雲端、邊緣與IoT，隨著多核心SoC、AI加速器與周邊IP數量增加，晶片上互連、頻寬、延遲與可擴展性將成為RISC-V能否進入複雜系統的關鍵，因此其StarNode NoC IP便鎖定多核心RISC-V SoC內部互連需求。賽昉也有針對資料中心BMC應用打造的JHB100晶片，搭載RISC-V CPU核心並支援DDR4、DDR5與PCIe Gen4等介面，顯示RISC-V不只應用於邊緣與開發板，也開始切入伺服器管理與資料中心基礎設施。
從Physical AI到學研創新：RISC-V生態系走向全球協作與在地扎根
產業生態系正從硬體、軟體、AI晶片到資料中心基礎設施等不同層面持續推進RISC-V商用部署，RISC-V International執行長Andrea Gallo則以全球性的觀點，表示RISC-V正透過開放標準與持續創新，建構Physical AI時代所需的運算基礎；其價值不只是提供另一套處理器架構，而是讓不同地區的企業、研究機構與開發者，能在共同標準之上參與技術演進，並依自身應用需求解決在地問題。
他強調，標準是推動技術創新的催化劑。對跨國企業而言，RISC-V有助於降低單一供應商鎖定風險，並加速軟硬體協同設計；對新創公司與研究機構而言，開放標準提供更低的創新門檻與技術轉移機會；對國家與區域產業生態系而言，RISC-V則牽涉技術自主、人才培育與在地創新能量的累積。這意味著RISC-V要扮演AI推論與Physical AI應用的基礎，不能只仰賴單一晶片或公司，必須建立跨產業、跨區域的長期生態系，同時激勵創新。
這讓台灣學研團隊在論壇尾聲的分享更具總結意義。陽明交大學資工系代表謝翔丞展示的KAIDA，將大型語言模型導入RISC-V CPU設計流程，透過基於Kortex的代理式IC設計自動化，實現端對端RISC-V CPU設計、驗證與GDS生成，顯示AI不只是在RISC-V晶片上執行，也可能反向成為處理器設計與EDA流程的新工具。成大電機系代表許翔皓則提出V-MUSE，聚焦RISC-V指令集擴展中的向量式巨集到微指令統一計分板，試圖改善RVV核心在相容性、利用率與純量瓶頸之間的取捨。
此外清大資工系程式語言實驗室的蘇家輝以RISC-V P Extension為基礎進行正規化驗證，透過Sail建立可執行、機器可讀的規格描述，降低文字規格、模擬器與工具鏈之間的不一致。還有同樣來自陽明交大資工系的蔡承恩，則展示以RISC-V SoC向量處理器加速邊緣AI模型推論，呈現RISC-V在TinyML與軟硬體協同設計上的應用潛力。
從Edge到Cloud：RISC-V走向AI推論主流的生態挑戰
RISC-V Taipei Day壓軸座談以「From Edge to Cloud」為主軸，討論RISC-V如何在AI推論快速擴展至邊緣裝置、雲端基礎設施、車用系統、機器人與工業應用之際，透過開放、可擴充且高效率的技術標準與架構，推動AI運算走向主流部署。
這場座談由Edge AI Foundation台灣生態系總監劉廣治博士主持，與談人包括代表台灣RISC-V聯盟的林志明、代表RISC-V International的Lu Dai與Andrea Gallo、產業界代表晶心科技蘇泓萌、擔任RISE技術指導委員會共同主席的Brian ‘RedBeard’ Harrington，以及國立陽明交通大學電子工程學系教授賴伯承，從標準制定、產業部署、軟體生態、IP商用化、學研人才培育與商用驗證等角度，回應RISC-V走向AI推論主流所面臨的機會與挑戰。
RISC-V Taipei Day壓軸座談以「From Edge to Cloud」為主軸，由Edge AI Foundation台灣生態系總監劉廣治博士主持，與談人包括代表台灣RISC-V聯盟的林志明、代表RISC-V International的Lu Dai與Andrea Gallo、產業界代表晶心科技蘇泓萌、擔任RISE技術指導委員會共同主席的Brian ‘RedBeard’ Harrington，以及國立陽明交通大學電子工程學系教授賴伯承(由左至右)。
座談一開始聚焦RISC-V的市場成熟度與軟體生態系。與談者普遍認為，RISC-V雖然仍有許多基礎建設需要補齊，但市場需求已經出現，尤其在低功耗MCU、AI加速器與高度垂直整合的高階系統中，RISC-V已具備相對明確的切入點；反而是介於中間的大量應用處理器與通用平台，因應用場景分散、軟體需求多元，仍需要更完整的作業系統、函式庫、編譯器與平台規格支援。
Brian Harrington則特別從Red Hat與企業級Linux發行版角度指出，RISC-V軟體生態應分成微控制器與應用處理器兩個層次來看。在MCU領域，Zephyr、NuttX、FreeRTOS等即時作業系統，以及Arduino等開發框架，已經降低應用從其他架構移植到RISC-V的摩擦；在應用處理器領域，Linux核心中針對RISC-V平台ABI的投入，也已累積出穩固基礎。
座談也討論RISC-V開放性所帶來的客製化與碎片化問題。Andrea Gallo指出，客製化本身並不是問題，真正需要避免的是沒有實質價值、又破壞互通性的碎片化；在共同標準之上，業者仍可透過效能、晶片面積、功耗、整合方式與記憶體架構展開健康競爭。賴伯承也從學研角度補充，台灣推動RISC-V人才培育與課程設計時，也需要在共用平台與研究自由之間取得平衡，讓不同學校與課程能共享基礎工具，同時保留自行探索微架構與應用設計的空間。
在ISA邊界與平台標準方面，與談者也進一步釐清，RISC-V主要定義的是指令集架構與相關擴充，但當系統進入伺服器、資料中心或AI平台後，開機流程、IOMMU、計時器、中斷、PCIe與周邊介面等平台層級規格同樣重要。若這些非差異化元件缺乏一致性，企業級Linux發行版與雲端平台就難以順利支援。因此，RISC-V走向資料中心與高階應用時，不只需要ISA標準，也需要平台規格、相容性測試與軟體發行版共同成熟。
在商用驗證與新創導入門檻方面，Brian Harrington也補充，RISE正與RISC-V International合作推動硬體驗證實驗室，希望建立一個中立平台，讓晶片樣品可供遠端存取，協助作業系統與軟體團隊更早進行測試。這也呼應全天多場演講反覆強調的重點：RISC-V要真正走向AI推論與企業級平台，不能只靠開放ISA與硬體創新，還必須把軟體測試、主線支援、平台規格與商用驗證提前納入生態系建設。
整場座談將RISC-V的挑戰從「能不能做出處理器」推進到「能不能形成可規模化部署的平台」。當AI運算從雲端延伸到邊緣，處理器架構競爭已不再只是市場版圖之爭。對台灣而言，RISC-V不只是供應鏈新商機，更是從製造與系統整合優勢，進一步參與全球開放AI運算生態建構的契機。
本文轉載自合作媒體Silicon Press|矽島通訊社，歡迎關注！
- RISC-V躍居AI推論時代運算主流 台灣供應鏈迎接「開放」新契機 - 2026/06/18
- 量子運算加速邁進可用階段 英飛凌分享技術布局策略 - 2026/06/17
- 【COMPUTEX 2026】Edge AI走向現實生活 Alif展示多元低功耗應用 - 2026/06/11
訂閱MakerPRO知識充電報
與40000位開發者一同掌握科技創新的技術資訊！
