Posted By Liang Bird on 6 月 25, 2024 in Flash 記憶體, Maker電子學, 教學文, 電子學 | 1 comment

上一回我們介紹了 DRAM 的技術與架構，以及與 DRAM 高度相似的 NOR flash 記憶體結構。這一回我們要來看看另一個 flash 記憶體的結構：NAND flash，以及它爲什麼可以將 flash memory 的密度再度提高到另一個境界。

Flash 的儲存結構

打從 EEPROM 發明開始，flash 記憶體的儲存原理就沒有太大的變化，它都是利用被困在 floating gate 裡無處可去的電荷狀態來控制 MOSFET 是否可以被閘極電壓控制，進而在電源消失之後仍然保持狀態。

（圖片來源：Bird 提供）

上圖是一個簡化過的典型 flash 記憶單元。當我們要讀取這個單元的內容時，我們就在 word line 上施加電壓；如果這個記憶單元裡的 MOSFET，它的 floating gate 裡沒有電荷，那麽加在 word line 上的電壓就可以透過 MOSFET 的閘極將通道建立，讓 MOSFET 的 source 和 drain 導通，MOSFET 一旦導通，bit line 上就可以感測到 MOSFET 另一端的狀態，也就是 ground。

如果它的 floating gate 裡有電荷，這個電荷形成的電場就會干擾閘極形成的電場，讓閘極無法控制 MOSFET 的通道開啟。這時，即使我們在 word line 上施加足以讓 MOSFET 導通的電壓，也無法讓它導通，所以 bit line 就感測不到 MOSFET 另一端的狀態。

換句話說，flash 記憶體的每一個單元所儲存的狀態，是藉由感應 word line 能不能控制 MOSFET 來決定的，而不是直接去感測 floating gate 裡的電荷狀態。

把儲存單元串起來

話說舛岡富士雄發明了 NOR flash，並被 Intel 看上將之商品化之後，他又繼續研究提高 flash 記憶體密度的更多可能。就在 Intel 量產 NOR flash 的前一年，舛岡富士雄又在 IEEE 國際電子組件會議（IEDM）上發表有關快閃記憶體的論文：《New ultra high density EPROM and flash EEPROM with NAND structure cell》。

這種 flash 也使用一樣的儲存單元，但是它裡面的儲存單元安排並不是像 DRAM 那樣可以一個一個用 word line 選擇、用 bit line 讀取，而是一排一排串起來的。