為了因應包括人工智慧（AI）相關應用所帶來的龐大運算需求，以及需要快速推升晶片效能、降低功耗的挑戰，今日的先進半導體競爭已不再只是追求線寬微縮，或是從2D到包括鰭式（FinFET）、環繞式閘極（GAA）等3D電晶體結構的演進，而是需要回頭思考一個最基礎性的問題：當矽材料接近物理極限，下一個能支撐高密度、低功耗運算的電晶體通道材料會是什麼？
在眾多候選技術中，所謂的「二維材料」被視為延續摩爾定律的重要解方之一。相較於傳統矽材料，如過渡金屬硫屬化合物（Transition Metal Dichalcogenides，TMDs）等具有單層原子厚度與平面結晶結構的二維半導體，若能作為電晶體通道材料，就有機會在極短通道尺度下維持較佳的閘極控制能力，抑制短通道效應與穿隧漏電，進一步降低功耗並提升元件效能。
不過二維材料要從實驗室走向商用半導體製程，需要克服的最大挑戰就是必須能在晶圓級尺度上穩定、均勻且可重複地成長，並進一步銜接檢測、微影與元件製作流程。近期國家實驗研究院國家儀器科技研究中心（以下簡稱「國儀中心」）就宣布，已攜手國立陽明交通大學、日本東京大學及國研院台灣半導體研究中心，建立了晶圓級二維材料製程與設備研發平台，並成功實現6吋晶圓單層二硫化鎢（WS₂）100%全覆蓋連續膜的高均勻成長。
國研院展示6吋晶圓二硫化鎢100%全覆蓋連續膜成果。(圖片來源：國研院)
這項成果不僅代表台灣在二維半導體材料製程上取得重要進展，也進一步凸顯先進半導體競爭正從單純製程節點推進，擴展到前瞻材料、設備自主、晶圓級檢測與元件驗證的整合能力。
從矽微縮瓶頸到二維通道材料
半導體產業長期依靠電晶體微縮提高晶片效能，但當元件尺寸持續縮小，矽基通道開始面臨越來越嚴峻的物理限制。國儀中心智慧鍍膜設備發展組組長陳維鈞在說明中指出，當製程進入3奈米以下，電晶體將逐漸出現穿隧漏電與短通道效應；即使GAA結構能透過閘極包覆通道來改善漏電問題，但在持續微縮條件下，這些現象「只是減少，不會完全消失」。因此，除了改變電晶體結構，半導體產業也必須進一步尋找新的通道材料。
二維TMD材料的關鍵價值，正是在於其極薄厚度與平面結晶特性。陳維鈞表示，若將這類單層結晶材料作為電子通道層，可更有效控制電子移動方向，降低不必要的漏電與功耗損失。他也提到，先進半導體已進入「原子級工程時代」，競爭不再只是十奈米、二十奈米尺度的設計問題，而是接近一奈米甚至低於一奈米厚度的材料與設備掌握能力；從這個角度來看，「誰能掌握設備跟材料，誰就有辦法推進摩爾定律」。
這樣的技術方向也反映在國際研發趨勢中。比利時微電子研究中心imec、ASML與台積電近期展示12吋晶圓級二維材料電晶體整合技術，提出可擴充的nFET與pFET整合流程，目標正是讓二維材料電晶體更接近產業可用的製程平台。 CEA-Leti與Intel也自2023年起合作開發12吋晶圓上的二維TMD技術，將其視為未來延續電晶體微縮的重要候選方向。 這些發展顯示，二維半導體已不再只是學術界的前瞻材料研究，而是正逐步進入晶圓級製程整合、設備開發與量產可行性評估階段。
6吋全覆蓋連續膜：從實驗室薄片走向晶圓級製程
過去許多二維材料研究多從小面積薄片或局部晶體開始，再透過顯微鏡尋找適合區域製作元件；這種方式適合基礎研究，卻很難滿足半導體產業對晶圓級均勻性、可重複性與製程相容性的要求。而國儀中心此次展示的核心突破，是在6吋晶圓上完成單層二硫化鎢100%全覆蓋連續膜，讓二維材料不再只是實驗室中的局部樣品，而是可進一步銜接黃光微影與元件製作流程的晶圓級薄膜。
陳維鈞說明，二維材料製程與傳統半導體材料有所不同，通常會先在藍寶石基板上透過化學氣相沉積（CVD）或金屬有機化學氣相沉積（MOCVD）製程來生長單層連續薄膜，再以物理或化學方式剝離，轉移到矽晶圓上，之後才能進入半導體微影製程。
然而，轉移過程本身就是一大挑戰，就像是在一個平面上「貼保鮮膜」，若轉移時產生皺折、拉扯或不均勻，都會直接影響二維材料品質與後續元件表現。因此，真正重要的不只是「把材料做好」，而是能不能把材料做成大面積、適合半導體製程導入的形式。
在設備端，國儀中心自2020年起投入二維材料真空沉積系統與相關檢測平台建置，並自行設計組裝包含全氣態MOCVD系統、高純度硫化氫／硒化氫氣體供應、大面積均溫載台與反應腔體流場設計等關鍵模組。根據國儀中心說明，目前已開發出8至12吋等級二維材料製程設備平台，並向下相容完成6吋晶圓規模之單層二維材料成長。
陳維鈞進一步指出，國儀中心的8吋MOCVD爐管已確認可成長2至6吋連續膜，同時也正在推進12吋電漿輔助系統，希望未來進一步跨入8吋以上製程與設備開發。他並表示，12吋電漿輔助系統的方向，是透過下一代製程技術降低二維材料成長溫度，為後續與半導體產線相容奠定基礎。
從設備、檢測到元件驗證 台灣補上前瞻材料鏈缺口
相較於單點材料成果，國儀中心此次更值得關注的是建立「設備→製程→檢測→元件」的完整技術鏈。國儀中心將鍍上二維材料連續膜的6吋晶圓，交由國研院半導體中心進行元件製作與測試，驗證二維材料薄膜應用於實際元件的可行性；同時透過與陽明交通大學電物系特聘教授張文豪團隊、日本東京大學化工系教授童俊智團隊合作，將材料成長、物性分析與檢測驗證串接成完整平台。
左起日本東京大學教授童俊智、國立陽明交通大學教授張文豪、國研院院長蔡宏營、國研院國儀中心主任潘正堂、副主任林郁洧、組長陳維鈞。（圖片提供：國科會國研院）
國儀中心主任潘正堂表示，國儀中心長期投入二維材料相關設備與量測技術，已從1吋逐步推進到6吋晶圓級成果，這是一項重要突破；為了朝向產業相容，國儀中心也正積極推動8吋、12吋相關製程與設備發展。他指出，此次合作串接陽明交通大學、東京大學與國研院半導體中心，形成從製程設備、量測到元件應用的技術鏈，也證明台灣具備發展晶圓級二維材料製程與設備的能力。
張文豪從學研成果落地的角度指出，台灣雖然在全球半導體與AI供應鏈中具有領先地位，但面對下世代元件技術開發，仍會遭遇來自全球的巨大挑戰。對學校實驗室而言，小尺寸材料研究有其極限，若要把技術推向產業化，就需要國儀中心這類具備儀器與設備研發能力的平台加入。他認為，設備自主開發能力將是台灣維持領先的重要關鍵。
童俊智則指出，日本半導體產業目前主要仍集中在上游產業鏈，下游材料發展與產業化所需的基礎建設相對不足；因此台日合作的價值在於結合台灣在半導體材料、先進製程與設備整合上的優勢，以及東京大學在前瞻材料研究與國際人才交流上的平台能量，進一步探索二維材料如何從實驗室成果，擴展到企業界可承接的應用與製程基礎。
從全球2D材料發展來看，目前產業化仍處於早期階段。二維半導體雖具備極薄通道與低功耗潛力，但要導入實際晶片製造，仍須克服精準生長、層數控制、缺陷管理、轉移製程、接觸電阻、介電層整合與晶圓級檢測等挑戰。近期一篇《Nature Communications》研究也指出，晶圓級二維半導體轉移仍是下一代電子元件的重要瓶頸，材料在轉移後是否能維持乾淨介面與完整結構，會直接影響後續元件效能。
而國研院此次成果的意義不只是完成6吋晶圓單層二硫化鎢連續膜，更重要的是讓台灣在後矽時代的材料、設備與檢測平台上取得更具自主性的立足點。接下來的半導體製程技術競爭將不只取決於誰擁有最先進的量產節點，也取決於誰能更早掌握下一代材料製程模組與平台化驗證能力。
儘管二維材料距離主流量產仍有距離，但從6吋全覆蓋連續膜到8吋、12吋設備平台推進，台灣已開始在這場後矽時代的技術競賽中，逐步累積自有競爭力。
本文轉載自合作媒體Silicon Press|矽島通訊社，歡迎關注！
- 台灣搶攻後矽時代半導體關鍵技術 - 2026/07/30
- 台灣無人機產業如何跨越系統整合、驗測與量產挑戰？ - 2026/07/23
- 微創手術需求升溫 智慧醫療機器人市場加速成長 - 2026/07/08
訂閱MakerPRO知識充電報
與40000位開發者一同掌握科技創新的技術資訊！
